正確な時刻の合図を作る：クロックの生成と位相同期

チップが使う正確なクロックの合図を作る仕組みを説明する。水晶の振動を基準にする方法、基準の周波数を整数倍にする位相同期回路（PLL）の構成と働き、揺らぎ（ジッタ）が通信や処理に与える影響を扱う。

クロックは、どこで作られるか

前に学んだように、チップの回路は、共通のクロックという合図で動く。その合図は、どこで作られるのだろうか。チップの外から、基準になる合図をもらい、チップの中で、必要な速さの合図に作り直すことが多い。

このページでは、クロックの基準になるものと、それを必要な速さに作り直す回路（PLL）の仕組みを見ていく。

基準になる、水晶

基準の合図には、水晶の振動がよく使われる。水晶は、電気を加えると、決まった速さで振動する性質を持つ。振動の速さは、とても安定している。その振動から、電気の合図を取り出すと、正確な基準の合図になる。

ただし、水晶の振動の速さは、そのままでは、プロセッサーの速さに比べると、ずっと遅い。そこで、基準の合図を、何倍にも速くする必要がある。

位相同期回路（PLL）

基準の合図を、整数倍の速さに変える回路が、位相同期回路（PLL）である。PLLは、四つの部分でできている。

一つは、速さを自分で変えられる発振器で、これが、実際に出力する合図を作る。二つめは、発振器の出力を、整数で割って遅くする部分である。三つめは、割った合図と、基準の合図を比べて、ずれを見つける部分である。四つめは、そのずれに応じて、発振器の速さを調整する部分である。

動き方はこうである。発振器の出力を割った合図が、基準より遅れていれば、発振器を速くする。進んでいれば、遅くする。これを繰り返すと、割った合図が基準とそろい、発振器の出力は、基準の整数倍になる。割る数を変えると、出力の速さも変えられる。

揺らぎ（ジッタ）

理想のクロックは、一定の間隔で切り替わる。しかし、実際のクロックは、雑音のせいで、切り替わる時刻が、わずかに前後する。この揺らぎを、ジッタと呼ぶ。

ジッタが大きいと、記憶素子が値を取り込む時刻がずれ、誤りが起きやすくなる。高速の通信では、受け取る側が信号を読み取る時刻がずれ、誤りが増える。そのため、ジッタの小さなクロックが求められる。

雑音を抑える

ジッタを小さくするには、電源の揺らぎや、まわりの回路の雑音から、PLLを守る。専用の電源を使う、配線を離す、といった工夫をする。PLLは、アナログの回路なので、アナログ設計の知識が生きる。

このページのまとめ