テストしやすい回路を作る：テストのための設計

チップの中の不良を、完成後に見つけやすくするための設計の考え方を説明する。内部に手が届かない難しさ、回路の途中を読み書きする仕組み、チップが自分で確かめる仕組み、テストにかかる時間と費用の考え方を扱う。

内部は、外から見えない

チップの中には、非常に多くのトランジスタが入っている。しかし、外から直接つなげる端子は、ごく限られた数しかない。内部の大部分は、外から見えず、触れることもできない。

テストの装置は、この限られた端子から信号を入れ、出てきた信号を調べて、チップの中の不良を見つける。ところが、端子から遠い回路の奥にある不良は、外から信号を入れても、結果が出てこないことがある。何も工夫をしなければ、不良を見つけるのが、非常に難しくなる。

設計の段階から、テストを考える

そこで、チップの設計の段階から、テストしやすい回路にしておく。これを、テストのための設計と呼ぶ。通常の働きには必要ない回路を、テストのために付け加える。回路が少し大きくなる代わりに、不良を見つけやすくなる。

付け加える回路が大きすぎると、チップの面積が増えて、費用が上がる。逆に、付け加えなければ、不良を見逃す。そのつり合いを、設計で決める。テストのための設計は、設計の流れの一部として、設計ツールを使って行われる。

回路の途中を、読み書きする

テストしやすくする代表的な方法が、回路の途中の記憶素子を、数珠つなぎにすることである。記憶素子は、論理回路の途中で、値を一時的に覚える回路である。通常は、それぞれが別々に働いている。

テストのときだけ、すべての記憶素子を、一本の長い列につなぐ。この列を使って、値を外から順に流し込み、回路を決まった状態にする。次に、回路を一回だけ動かし、その結果を記憶素子に取り込む。最後に、列を使って、結果を外へ順に読み出す。これで、回路の奥の値を、外から読み書きできる。この方法をスキャンと呼ぶ。

テストの信号を、自動で作る

スキャンで回路の奥を操作できると、どんな信号を入れて不良を見つけるかを、計算で決められる。たとえば、回路の特定の場所が、いつも決まった値のままになる不良を考える。その場所を通る信号の経路で、正常なら変わる値が、不良なら変わらないような、入力の組み合わせを探す。

この計算は、設計ツールが自動で行い、テストに使う信号の並び（テストパターン）を作る。多くの種類の不良を、できるだけ少ないテストパターンで見つけることが、目標である。見つけられる不良の割合を、故障検出率と呼ぶ。

チップが、自分で確かめる

メモリのように、同じ形の素子が大量に並んだ回路では、チップの中に、確かめるための回路を作り込む方法もある。この回路が、チップの中で、メモリに値を書き、読み出し、書いた値と合うかを確かめる。外から信号を入れ続ける必要がなく、速く確かめられる。

さらに、メモリの一部に不良が見つかったとき、あらかじめ用意した予備の素子に置きかえる仕組みもある。これにより、完全には良品でないチップを、良品として使え、歩留まりを上げられる。

時間と費用

テストには、時間がかかる。テストの装置は高価で、動かす時間に応じて、一つのチップのテストの費用が決まる。テストに時間がかかるほど、チップの費用が上がる。

そのため、テストにかかる時間を短くする工夫が、重要になる。スキャンの列を複数に分けて並行に読み書きする、テストパターンを圧縮して装置に入れる、といった方法が使われる。一方で、短くしすぎると、不良の見逃しが増える。時間と、見つけられる不良の割合のつり合いを取る。

このページのまとめ